分析挠破头
几乎IC设计工程师都曾受困于功耗设计与分析。待机一直是现在大屏幕手机与可穿戴设备的痛点，随着智能手机与智能硬件的应用场景越来越复杂，应用软件越来越多样化，应用于这些设备的复杂SoC（系统级芯片）在功耗设计与分析上面临越来越严峻的考验。即使采用目前最先进的FinFET工艺可以减少静态漏电流，但是在动态功耗方面还是面临越来越大的考验。为何要用硬件加速仿真器来进行功耗分析？传统的功耗分析方法是根据应用场景编写一个自适应功能测试平台（adapted functional test bench），然后在软件仿真器上运行这个功能测试平台，进行功耗分析。但是采用这种方法由于不能覆盖到全部的场景，所以对于功耗估计会产生很多偏差，尤其是不能获取操作系统启动与实际应用软件运行时的真实数据。Mentor Graphics产品市场经理Gabriele Pulini在介绍如何使用Veloce进行功耗分析采用Mentor Graphics 硬件加速仿真平台Veloce功耗应用（Power Application），把真正的应用软件在硬件加速仿真器上运行，在设计完成之前（RTL或网表阶段）即可以发现设计是否有问题，可以更精确、全面、快速地进行功耗设计与分析。相比纯软件仿真器，硬件加速仿真器，在速度和容量方面有天然的优势，Veloce比软件仿真器快1000倍以上，因此硬件加速仿真器可以完成很多软件仿真不能够完成的仿真工作。比起FPGA验证，则硬件加速仿真器在设计能见度与信号能见度上又远远胜出，Mentor Graphics的Veloce硬件加速仿真器具有全可见性（Full Visibility），工程师可以追踪每一个信号的走向，每一个门电路的工作状态，这样工程师可以针对实际应用在功耗设计上进行优化。