去耦电容器的用途是什么？

对于模拟和数字设备，系统噪声已成为关键问题。对快速接口和较低功耗的要求导致设备对电源和信号线的干扰很敏感。电路中的去耦电容器或旁路电容器可为IC提供高瞬态电流，并减少电源纹波。此类电容器靠近IC的电源引脚放置。
诸如音频放大器之类的模拟电路在运行期间会产生嗡嗡声或a啪声，而诸如微控制器之类的数字电路则表现出不稳定且不可预测的行为。这是因为输入电压不稳定。如果诸如毛刺，电压尖峰和交流分量之类的变化仍在容差范围内，则任何设备都将准确执行。良好的PCB设计必须通过使用适当放置的去耦电容器和旁路电容器解决系统内电源噪声，以确保输入电压平稳。

为什么需要去耦？

去耦提供了从电源到地的低阻抗路径。因此，选择低电感但高价值的电容器（低阻抗）非常重要。

电容耦合对电流返回路径的影响。

下图显示了正电源和负电源。它显示了高性能放大器的电源抑制比（ PSR）如何在大约20 dB /十倍频附近恶化。在直流下，PSR约为90 dB，在较高的频率下会迅速下降，这表明电源线上的有害能量会耦合到输出。因此，必须避免这种高频能量进入IC。可以通过结合电解电容器（用于低频去耦）和陶瓷电容器（用于高频去耦）来完成。

高性能运算放大器的电源抑制比与频率的关系。图信用：ADI公司

数据表中不一定指定电源抑制规格。但是，您始终可以在数据表的“应用”部分中找到推荐的电源去耦电路。通常应始终遵循这些建议，以确保设备正常运行。

小号的IC的ensitivity

IC对电源波动的敏感性由电源抑制比（PSRR）或PSR（以dB为单位）表示。PSRR是输出电压变化与电源电压变化之比。

什么是去耦电容？

去耦电容放置

去耦电容器是能够以局部方式存储能量的无源组件。由于其性质，充电和放电需要时间。通过提供适当的直流电源，它可以防止电压快速变化，从而保护系统或IC。

去耦电容器并联连接在电源和负载/ IC之间。为了抑制每个IC的电压干扰，必须将它们放置在本地，即，尽可能靠近IC。所有配电网络均具有实际的阻抗和电感，可防止瞬时提供电流，去耦电容器可控制电压骤降和振铃，并确保电路电压的稳定性。

什么是旁路电容？

旁路电容放置

旁路电容器用于将噪声旁路到地面，以防止噪声进入系统。它连接在电源电压（Vcc）和接地（GND）引脚之间，以减少电源噪声和电源线上的电压尖峰。 

去耦电容和旁路电容有什么区别？

去耦电容器存储能量，并将其耗散回电源轨，以维持电流的平稳流动。旁路电容器提供交流信号返回路径，以在电源和接地轨之间切换。

去耦电容和旁路电容之间的差异。

考虑到它们的用途和功能，旁路电容器和去耦电容器可以互换使用。给任何设备供电时，主要目的是相对于输入电源接地提供非常低的阻抗路径。一些明显的区别是：

旁路电容器用于为高频噪声信号提供低阻抗的分流路径。它们确保高频噪声在流入整个电路之前得到缓解，从而导致电路故障和EMI问题。另一方面，使用去耦电容器来稳定电压变化。

对于低阻抗并联功能，一个电解电容器就足够了，但是为了稳定信号，需要两种不同类型的电容器。

去耦电容器的目的是什么？

去耦电容器用于隔离或解耦两个电路。换句话说，它们使交流信号与直流信号解耦，反之亦然。

在输入电压下降的情况下，去耦电容器可为IC提供足够的功率以维持电压电平。

在电压升高的情况下，去耦电容器可防止多余的电流流过IC，以保持电压稳定。

哪种类型的电容器用于去耦？

电解电容器

较大的电解电容器（1至100 F）可用来消除低频噪声。这些电容器充当电荷储存器，以满足电路的瞬时电荷需求。此类电容器的放置距离IC不应超过2英寸。由于所有的电解电容器都是极化的，因此它们不能承受超过1伏的反向偏置而不会造成损坏。它们具有较高的泄漏电流，这取决于设计，电气尺寸以及额定电压与施加电压的关系。但是，泄漏电流不会显着影响去耦。

陶瓷电容器 

低电感表面贴装陶瓷电容器（0.01μF– 0.1μF）用于消除高频电源噪声。这些电容器直接连接到IC的电源引脚。

用于高频去耦的低电感陶瓷电容器

陶瓷电容器紧凑且损耗低。它们具有宽温度耐受性，低ESR / ESL，稳定性，可靠性，并可以承受宽电压范围。X7R，Z5U和Y5V电容器类型的值最高可达数F，介电常数高，额定电压最高200V。X7R型陶瓷电容器是优选的，因为它显示出随直流偏置电压变化的电容变化较小与Z5U和Y5U相比。

另外，还使用了NP0（COG）陶瓷电容器（0.1μF或更小），因为它们具有较低的介电常数公式和较低的电压系数。

多层陶瓷（MLCC）表面贴装电容器

MLCC因其低电感设计而用于10MHz或更高频率的旁路和滤波。

为了更有效，所有去耦电容器必须直接连接到低阻抗接地层。建议使用短走线或过孔连接这些电容器，以最小化串联电感。
如何放置去耦电容器？

去耦电容器的放置至关重要，因为它可以减小电源轨的阻抗。理想情况下，它应该使电容最大，而电阻和电感最小。诸如IC之类的组件取决于其输入电压，以便在运行时尽可能稳定。 

去耦电容应尽可能靠近IC放置，因为它通过滤除任何过多的噪声来保护这些敏感芯片。它们距离越远，效果越差。

在PCB走线上的有效去耦电容器位置。

在左图中（如上所示），与电源引脚和地的连接均尽可能短。这是最有效的安排。在右图（如上所示）中，PCB走线可能会形成环路，从而导致干扰问题。由于PCB走线的电感和电阻过大，因此这种布置的效果较差。

始终在电源和负载/ IC之间并联连接去耦电容器。

将电容器与输入和输出信号走线串联放置可消除输入和输出信号的低频瞬变。

将电容器与电阻并联放置可减少高频EMI。

使用过孔到达电源平面时，将电容器连接至组件引脚，然后再连接至过孔，以确保电流流经该平面。

去耦电容布局

去耦电容器对于隔离模拟和数字信号也很有效。这是通过在交流电和数字PCB接地之间连接一个电容器来实现的。

确保电源和接地层连续且相邻： 将电容器靠近IC的电源和接地引脚放置至关重要。它使到接地层和电源层的电路路径尽可能短。 

相邻电源平面和接地平面的对称放置：相邻电源平面 和接地平面应对称放置。还建议最小化平面和去耦电容器之间的层数。

另请阅读 PCB设计和组装的组件放置指南。

您如何选择去耦电容器的值？

电路中使用的电容器数量取决于电源和接地引脚以及存在的I / O信号的数量。根据信号带宽或工作频率，选择具有足够高的自谐振频率的去耦电容器。

了解自谐振频率： 电容器在此频率之前仍保持电容性，并开始以高于该频率的电感形式出现。去耦电容器的阻抗在频率ω= 1 /√LC处达到最小阻抗。该频率称为去耦电容器的谐振频率。

较低的电容和较低的电感会产生较高的谐振频率。通过选择较小的表面贴装元件可以实现较高的自谐振频率，因为通常，较小的元件封装具有较低的寄生电感。

低频噪声去耦电容值应在1 μF至100 μF之间。高频噪声去耦电容应在0.01 μF至0.1 μF之间。

低等效串联电阻（ESR）和等效串联电感（ESL）：由于电容器需要快速提供电流，因此请选择具有低ESR和ESL的电容器。  

较小的封装尺寸： 紧凑的电容器具有减小环路尺寸的优势，从而进一步减小了电感。

如何为数字PDN选择去耦电容器的尺寸？

去耦电容器的尺寸根据配电网络（PDN）的阻抗和开关IC所需的电荷进行评估。评估准确的电容器尺寸并将其正确放置有助于减少PDN上的纹波和噪声。

根据开关期间汲取的电流和IC电压计算去耦电容器的尺寸。

其中：T上升是上升时间，V IC是IC电压，而ΔI是汲取的电流。

注意： 如果信号带宽小于去耦电容器的自谐振频率，则上述公式有效。信号带宽由下式给出：（0.35 /信号上升时间）。

如何为模拟PDN选择去耦电容器的尺寸？

当为模拟IC提供稳定的电源时，去耦电容器会不断充电和放电，以在模拟IC工作时提供稳定的电源。

模拟IC的去耦电容器的尺寸由下式给出：

IC吸收的电流将是IC电压和频率的递增函数。

其中：f是频率，V IC是IC电压，I是汲取的电流。

如何根据PDN阻抗选择去耦电容器的尺寸？

去耦电容器可及时提供所需的电荷，并降低整个PDN的输出阻抗。实际上，去耦电容器仅在特定频率范围内有效。实际的去耦电容器的阻抗随着频率的降低而线性减小，而随着频率的增加而增大。实际去耦电容器阻抗的增加是由于去耦电容器的寄生电感引起的。

另请阅读如何减少PCB布局中的寄生电容。

确定去耦电容器尺寸的最佳方法之一是基于目标PDN阻抗。 

去耦电容器的尺寸取决于所需的电压纹波，目标PDN阻抗和目标PDN电压。

其中：f是频率，V IC是IC电压，V纹波是电压纹波，Z PDN是目标PDN阻抗。

目标PDN阻抗和PDN纹波电压是电容的函数，这使其成为一个非常复杂的问题。计算“ C”需要多次迭代。上式更精确，因为它可以将去耦电容器的谐振频率和由于PCB布局中的寄生效应引起的谐振结合在一起。

在为C和f的不同值计算Z PDN时，我们得出C的最佳值，从而在所有频率范围内获得最低的Z PDN 。 

注意：  IC数据手册中始终提供要使用的去耦电容器的准确值。

您如何选择旁路电容的值？

添加到电路中的电容器的电抗应小于并联电阻的1/10。电流始终采用最低的电阻路径，因此，如果要将AC信号切换到地，则电容器应具有较低的电阻。要使用的旁路电容器的电容值为：

其中：f是频率，X C是电抗。“ f”取决于电路板的工作频率。

电容器是PCB组件上使用最多的组件之一，其最重要的功能之一就是去耦。实际上，电路板的信号和电源完整性可能完全取决于您放置去耦电容器和旁路电容器的效率。