微电子电路目前所面临的风险比以往任何时候都更加严峻，罪魁祸首就是静电放电(ESD)。这些祸害是隐形的杀手，特别喜欢攻击敏感的IC。单次静电放电事件就可能使PCB不保。抗静电放电设计只要错失一步就可能意味着延误上市时间、影响开发进度以及激怒客户。在某些高压力的情况下，甚至意味着你的饭碗不保。
在尺寸不断缩小的微电子时代，如果未能在ESD瞬变出现于PCB设计走线之前有效抑制，那么ESD事件很可能毁了你的产品设计。
在写这篇文章时，我刚好想起几个月前发生的一件相当有趣的事。一位急得焦头烂额几乎就要发狂的客户向我们寻求紧急援助，希望能够保护他的系统免于遭到‘愤怒的’ESD瞬变伤害。这个可怜的工程师遭遇到一连串ESD故障的打击，而使得他的产品规划全泡了汤。他肯定是不小心弄错了，或者漏掉了一些步骤。
首先，他没有在任何I/O介面处建置保护钳位元电路，也没有为瞬态电压抑制(TVS)钳位元件放置PCB焊盘作为他需要保护的‘安全阀’措施。让问题变得更加复杂的是，这种特殊产品上的I/O埠被连接到一些高速和非常敏感的通讯IC。因此，并没有发生多少ESD事件，就使得这些电路板的通讯故障了。图1显示在数据线路上使用钳位元二极体的例子。
图1：TVS二极体可以在数据线路上提供ESD保护。图中显示带ESD保护功能的USB 2.0数据线路。
当第一块电路板未通过ESD一致性测试时，客户持续推出了更新的版本1和版本2。但这次就有点无法再这样‘瞎猜了’。这家客户显然找到了一个ESD额定电压为±15kV的TVS钳位管。他在电路板的一些I/O埠上放置了一些TVS，然后相当兴奋地认为这个元件可以确保他的系统对抗±15kV的ESD冲击。虽然这步棋的方向是正确的，但基本上他仍然看轻了ESD的威胁。虽然这时他发现用TVS可带来一定程度的改善，但第二版电路仍然未通过±15kV电压的测试。图2展示TVS二极体如何‘钳位’来自ESD脉冲的电压。
图2：钳位二极体可以减少来自ESL脉冲的电压，因而能有效防止电路受损。
由于遭受了两次电击，这位工程师带着惊恐的心情求助于我们。随着我们对问题的深入分析与了解，我真心感受到这位工程师的焦虑和恐惧。事实上，我对此有深切感受，在这位工程师的PCB设计走线上乱串的ESD瞬态讯号不仅会危害到电路板上的通讯元件，而且毫不夸张地说可能威胁到他的工作。他早就需要一个解决方案了。由于时间不等人，而且这个已经延迟的设计另一端还有一位即将失去耐心的客户，我们马上接手了这个问题。他把电路板送到了我们的Semtech实验室，表明希望我们保护这个产品免于受到ESD的伤害，同时也保护他的公司信誉和工作。
然而，我们首先必须澄清的误解是，TVS钳位元件资料手册上的±15kV额定值与他在PCB上想要达到的系统级保护阈值基本上没有关系。那个额定值所指的是TVS元件本身的故障阈值，但并不等于系统要保证的抗干扰度。正如事实摆明的那样，他的系统电路太敏感了，在满足针对TVS元件的电容器限制和尺寸要求条件下，很难达到±15kV的系统级抗干扰要求。
此外，我要解释的是，并不是所有的TVS元件生来都是一样的。不同制造商生产的两种TVS钳位元件的钳位性能可能有很大的差别。如果产品开发周期非常吃紧的话，选择便宜、山寨的TVS元件并不是一个好办法。因此，我们必须用一些更新的高性能、低侧钳位元件对他的电路板进行改造——让这些元件可以抑制很高的峰值电流。这样，这块电路板的抗干扰性能总算有了显着的改进，如图3所示。
图3：增加瞬态电压抑制可以显着降低钳位电压，从而保护敏感的IC。
他的系统现在可以轻松通过±8kV测试了(大多数情况下±8kV已经足够)。电路板虽然仍然无法通过±15kV接触放电测试(扩展目标)，但比以前的结果要好多了。在此基础上，为了进一步提高系统的强韧度，我们还在线路上增加了一个小的串联电阻，它足以压制残馀的瞬态电流，但并不至于影响讯号性能。
虽然增加电阻并不是最理想的方法，但它确实提高了抗ESD性能，在这样一个设计后期阶段，它提供了更容易进行的修复方法。最终结果显示一切安好：稳健的产品、愉悦的终端使用者、开心的老板以及更加深入理解ESD保护知识的工程师。正如他们说的那样，“增加电阻带来了四两拨千斤的效果。”我猜想，在他的下一个设计中，他应该会更加主动地去避免到了最后时刻才会发现的任何ESD失误吧！
高端PCB设计·制造精工之家
