做高速PCB设计，对于传输线都会有阻抗控制的要求，例如单端50欧（±10%），差分100Ω（±10%）等等，对阻抗控制要求高的还会要求到±5%的精度，因为专家们说了，如果阻抗不匹配或者阻抗不连续，会造成信号反射，带来信号完整性问题。既然阻抗不匹配或者阻抗不连续会造成信号完整性问题，那是否我们只要在做PCB Layout前，计算出能够精确匹配目标特性阻抗的PCB叠层和对应的线宽、线距，并严格按照该线宽和线距来布高速信号线，然后将该PCB制板文件提交给板厂，PCB板厂就能制作出完全匹配特性阻抗控制要求的PCB？你按照目标特性阻抗要求，精心计算了对应的线宽线距和层叠结构，并严格按照该线宽要求来布线，将制板要求和制板文件发给板厂，结果却还是有差距，需要调整……因为你的叠层结构和要求控制的阻抗线宽、线距到了板厂那里，板厂还需要进行重新计算并结合自身的材料和工艺情况进行补偿和调整，即使是已经量程并验证过的PCB，如果换了新的板厂生产，也可能面临着需要进行线宽、线距和层叠结构的调整。主要有以下几种因素导致产生阻抗差异：1、特性阻抗计算差异你的阻抗计算软件最好得跟板厂的阻抗计算软件保持一致，这就避免了计算软件不同而造成的结果偏差，现在国内大多数板厂用的都是polar，大家可以跳转过去装polar si9000来算阻抗。其次，你的所有计算参数都是基于理想的数值来计算的，没有考虑残铜率（这个会影响压合后的介质层厚度），不同批次的板材的介电常数偏差，PCB压合工艺偏差等影响最终特性阻抗的因素。2、共面波导特性阻抗–Polar 9000即使你能够通过软件计算出特性阻抗完全符合50Ω的线宽并严格按照该线宽值来Layout，但是到了板厂那里，由于工艺和板材差异影响，最终特性阻抗达到±5%的精度，这已经算是比较高的了。由于工艺的不同，不同的板厂对PCB特性阻抗的调整和补偿也是不同的，即使是同一款已经量产确认过的PCB，换了不同板厂之后，板厂还是会对PCB线宽或介质层厚度进行微调。板厂一般会根据PCB的个性化设计、实际生产中的参数影响和丰富的设计经验，对阻抗理论值进行精确计算和微调，确保满足PCB的阻抗控制要求。板厂的阻抗理论计算值要比我们要求控制的值小些，比如我们要求单端控50Ω，他按照48Ω来算出线宽要求，然后在生产的时候进行补偿和控制，最终的成品阻抗值才能符合我们的要求。精确控制阻抗不是我们Layout的事情，而是板厂的事情，只要板厂能够确保生产出的PCB能够满足阻抗特性要求就OK了。为了降低生产成本，如果信号要求阻抗偏差符合±10%，那我们就没必要要求板厂按照±5%来生产，造成没必要的成本增加。为什么大多数datasheet上要求的都是控制在±10%，那是根据板厂的现行工艺能力和成本，结合IC对阻抗特性偏差的容忍度进行综合的数值，也许随着PCB制板工艺的提高，通信速率的增加，以后对特性阻抗的控制偏差为±3%或者±1%那都不是事。我们Layout时只需跟板厂沟通好，把相应的层叠结构、所需板材、需要控制的特性阻抗告诉板厂，然后按照板厂给出的建议线宽线距来Layout就行了。在进行Layout时，通过阻抗计算软件进行理论值的初步计算，大致判断是否满足阻抗要求给板厂预留一些微调的空间，剩下的阻抗控制事情那是板厂解决就行了。