1.layout设计PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离，高低频率隔离、输入输出隔离，分界标准为相差一个数量级。隔离方法包括：空间远离、地线隔开。
2. 晶振要尽量靠近IC，且布线要较粗
3. 晶振外壳接地
4. 时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针
5. 让模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压
6. 单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路
7. 如果PCB是插在母板上的，则母板的模拟和数字电路的电源和地也要分开，模拟地和数字地在母板的接地处接地，电源在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路
8. 当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域
9. 对低电平模拟电路和数字逻辑电路要尽可能地分离
10. 多层印制板layout设计时电源平面应靠近接地平面，并且安排在接地平面之下。
11. 多层印制板layout设计时布线层应安排与整块金属平面相邻
12. 多层印制板layout设计时把数字电路和模拟电路分开，有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层，可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开，不能混用
13. layout设计时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路
14. 注意长线传输过程中的波形畸变
15. 减小干扰源和敏感电路的环路面积，最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近
16. 增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小
17. 如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合
18. 增大线路间的距离是减小电容耦合的最好办法
19. 在正式布线之前，首要的一点是将线路分类。主要的分类方法是按功率电平来进行，以每30dB功率电平分成若干组
20. 不同分类的导线应分别捆扎，分开敷设。对相邻类的导线，在采取屏蔽或扭绞等措施后也可归在一起。分类敷设的线束间的最小距离是50~75mm
21. 电阻布局时，放大器、上下拉和稳压整流电路的增益控制电阻、偏置电阻（上下拉）要尽可能靠近放大器、有源器件及其电源和地以减轻其去耦效应（改善瞬态响应时间）。
22.旁路电容靠近电源输入处放置
23.去耦电容置于电源输入处，尽可能靠近每个IC
24. PCB基本特性 阻抗：由铜和横切面面积的质量决定。layout设计具体为：1盎司0.49毫欧/单位面积
电容：C=EoErA/h，Eo：自由空间介电常数，Er：PCB基体介电常数，A：电流到达的范围，h：走线间距
电感：平均分布在布线中，约为1nH/m
盎司铜线来讲，在0.25mm(10mil)厚的FR4碾压下，位于地线层上方的）0.5mm宽，20mm长的线能产生9.8毫欧的阻抗，20nH的电感及与地之间1.66pF的耦合电容。
25. PCB布线基本方针：增大走线间距以减少电容耦合的串扰；平行布设电源线和地线以使PCB电容达到最佳；将敏感高频线路布设在远离高噪声电源线的位置；加宽电源线和地线以减少电源线和地线的阻抗；
26. 分割：采用物理上的分割来减少不同类型信号线之间的耦合，尤其是电源与地线
27. 局部去耦：对于局部电源和IC进行去耦，在电源输入口与PCB之间用大容量旁路电容进行低频脉动滤波并满足突发功率要求，在每个IC的电源与地之间采用去耦电容，这些去耦电容要尽可能接近引脚。
28. 布线分离：将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。采用3W规范处理关键信号通路。
29. 保护与分流线路：对关键信号采用两面地线保护的措施，并保证保护线路两端都要接地
30. 单层PCB：地线至少保持1.5mm宽，跳线和地线宽度的改变应保持最低
31. 双层PCB：优先使用地格栅/点阵布线，宽度保持1.5mm以上。或者把地放在一边，信号电源放在另一边
32. 保护环：用地线围成一个环形，将保护逻辑围起来进行隔离
33. PCB电容：多层板上由于电源面和地面绝缘薄层产生了PCB电容。其优点是据有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。等效于一个均匀分布在整板上的去耦电容
34. 高速layout设计电路和低速电路：高速电路要使其接近接地面，低速电路要使其接近于电源面。
地的铜填充：铜填充必须确保接地。
35. 相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线；
36. 不允许出现一端浮空的布线，为避免“天线效应”。
37. 阻抗匹配检查规则：同一网格的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应避免这种情况。在某些条件下，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。
38. 防止信号线在不同层间形成自环，自环将引起辐射干扰
39. 短线规则：布线尽量短，特别是重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。
40. 倒角规则：PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好，所有线与线的夹角应大于135度
41. 滤波电容焊盘到连接盘的线线应采用0.3mm的粗线连接，互连长度应≤1.27mm。
42. layout设计一般情况下，将高频的部分设在接口部分，以减少布线长度。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。
43. 对于导通孔密集的区域，要注意避免在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。
44. 电源层投影不重叠准则：两层板以上（含）的PCB板，不同电源层在空间上要避免重叠，主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。
45. 3W规则：为减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，如要达到98%的电场不互相干扰，可使用10W规则。
46. 20H准则：以一个H(电源和地之间的介质厚度)为单位，若内缩20H则可以将70%的电场限制在接地边沿内，内缩 1000H则可以将98%的电场限制在内。
47. 五五准则：印制板层数选择规则，即时钟频率到5MHZ或脉冲上升时间小于5ns，则PCB板须采用多层板，如采用双层板，最好将印制板的一面做为一个完整的地平面
高端PCB设计·制造精工之家
