随着技术发展，许多电子产品呈高速高密度发展，高速高密度PCB设计成为了其中不可或缺的一环，与传统PCB设计相比，高速高密度PCB设计有很多的关键技术问题，那高速高密度PCB怎么布局呢？下面就介绍下高速高密度PCB布局的关键技术问题(信号完整性、电源完整性、EMC/EMI和热分析)。

　　信号完整性

　　信号完整性主要指信号在信号线上传输的质量1当电路信号能以要求的时序(timing)、持续时间和电压幅值到达接收芯片的引脚时，该电路就有好的信号完整性。当信号不能正常响应或信号质量不能使系统长期稳定工作时，就出现了信号完整性问题。信号完整性问题主要表现为:延迟、反射、过冲、振铃、串扰、时序、同步切换噪声、EMI等。

　　信号完整性问题将直接导致信号失真、时序错误，以及产生错误的数据、地址和控制信号，从而造成系统出错甚至瘫痪。通常，对数字芯片而言，高于VIH的电平是逻辑1，低于VIL的电平是逻辑0，在VIL～VIH之间的电平是不确定状态。对于有振铃的数字信号，当振荡电平进入VIL～VIH的不确定区时，就可能引起逻辑错误。数字信号的传输必须有正确的时序。一般的数字芯片都要求数据必须在时钟触发沿的tsetup前就要稳定，才能保证逻辑的时序正确。信号传输延迟的时间太长，则可能在时钟的上升沿或下降沿处接收不到正确的逻辑，从而引起时序错误。引起信号完整性问题的原因较复杂，元器件的参数、PCB的参数、元器件在PCB上的布局、高速信号的布线等都是影响信号完整性的重要因素。信号完整性是个系统问题，研究和解决信号完整性问题必须用系统的观点。

　　电源完整性

　　电源完整性主要指高速系统中，电源分配系统(powerdistribution system，PDS)在不同频率上，阻抗特性不同，使PCB上电源层与地层间的电压在电路板的各处不尽相同，从而造成供电不连续，产生电源噪声，使芯片不能正常工作。同时，由于高频辐射，电源完整性问题还会带来EMC /EM I问题。在高速度、低工作电压的电路中，电源噪声的危害尤为严重。

　　电源完整性的提出，源于在不考虑电源的影响下基于布线和器件模型而进行信号完整性分析时所带来的巨大误差。相对而言，对电源完整性的研究起步较晚，理论研究和技术手段尚不够成熟，是目前高速高密度PCB设计最大的挑战之一。目前主要是采取一些通行的措施，在一定程度上，尽量减小由电源完整性问题带来的不利影响。所采取的主要措施，一是优化PCB的叠层、布局和布线设计;二是适当增加退耦电容。当系统频率小于300～400MHz时，在适当的位置设置合适的电容，有助于减小电源完整性问题的影响。但是，当系统频率更高时，退耦电容的作用很小。在这种情况下，只有通过优化PCB设计来减小电源完整性问题的影响。

　　EMC

　　EMC (electro-magnetic compatibility)通常定义为:“设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。”也有的定义为:“是研究在有限的空间、有限的时间和有限的频谱资源条件下，各种用电设备(分系统、系统，广义的还包括生物体)可以共存并不至引起降级的一门科学。”

　　EMC主要研究EMI(electro-magnetic interference) 和EMS(electro-magnetic suscep tibility)两方面的内容。EMI的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。它包括由导线和公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。

　　电子产品的EMC非常重要，目前许多国家和地区都有严格的、齐全的EMC标准，越来越多的电子产品必须通过相关的EMC测试认证才能进入市场。随着电磁环境的日益恶化，对电子产品的EMC要求会越来越高。相对而言， EMC问题最为复杂。当上升(下降)时间( rise time or fall time)由5ns减小为2.5ns， EMI将提高约4倍。EMI的频谱宽度与上升时间成反比1EMI的辐射强度与频率的平方成正比1这类EMI辐射的频率范围约为数十MHz至数GHz。这些高频对应的波长很短，PCB上很短的连接线甚至芯片内的互连线都可能成为高效的发射或接收天线，进而引起严重的EMC问题。由于EMC的复杂性，加上现代电子产品对EMC的要求越来越高， EMC技术将是一个需要长期研究的重要领域。目前预防和解决EMC问题，主要是遵循一些通行的PCB设计约束规则，但具体采用那些规则，效果如何，则必须具体问题具体分析，在很大程度上取决于设计人员的理论水平和实际经验。